造价通
更新时间:2026.04.18
基于时序电路的移位相加型8位硬件乘法器设计

格式:pdf

大小:297KB

页数: 2页

由八位加法器构成的以时序逻辑方式设计的八位乘法器,具有一定的实用价值,而且由FPGA构成实验系统后,可以很容易的用ASIC大型集成芯片来完成,性价比高,可操作性强。

移位时序控制器的研究与设计

格式:pdf

大小:351KB

页数: 4页

移位时序控制器是高级在轨系统帧同步发送器设计的一部分,通过分析移位时序控制器的特点及其在传输过程中所遇到的各种问题,设计了基于格雷码计数器的移位时序控制器。其硬件电路部分由格雷码计数器、3-8译码器和D触发器构成;软件设计采用Verilog HDL语言,并在Altera Quartus II综合开发平台上给出了其仿真结果。通过仿真效果图可以看出本文设计的移位时序控制器克服了传统的采用二进制计数器的易出错和输出产生毛刺的问题,得到了很好的输出结果。

热门知识

移位器设计

最新知识

移位器设计
点击加载更多>>
专题概述
移位器设计相关专题

分类检索: