造价通
更新时间:2026.04.18
verilog总线接口模块的设计

格式:pdf

大小:6.5MB

页数: 49页

verilog总线接口模块的设计

基于HART总线的三线制变送器接口设计

格式:pdf

大小:366KB

页数:

目前基于HART总线的变送器多为两线制环路供电型,其要求整机的静态工作电流低于3.5mA,才能保证HART信号不受到影响。此电流的限制使得功耗较大的HART总线仪表难以采用通常的两线制HART接口。本设计中采用HART调制解调器AD5700和电流源DAC芯片AD5420实现了三线制HART接口,释放了3.5mA的功耗限制;并详细介绍了硬件和软件设计,成功实现了通信。

热门知识

总线接口

最新知识

总线接口
点击加载更多>>
专题概述
总线接口相关专题

分类检索: